www.radartutorial.eu www.radartutorial.eu Grundlagen der Radartechnik

Analog/Digitalkonverter

Bild 1: Beispiel eines FMC Boards mit 5 ADC-Kanälen à 500 MS/s und einer Datenbreite von 16 Bit.
(Mit freundlicher Genehmigung von Sundance DSP Inc., www.sundancedsp.com)

Bild 1: Beispiel eines FMC Boards mit 5 ADC-Kanälen à 500 MS/s und einer Datenbreite von 16 Bit.
(Mit freundlicher Genehmigung von Sundance DSP Inc., www.sundancedsp.com)

Analog/Digitalkonverter

Analog/Digital Konverter (ADC) arbeiten nicht kontinuierlich sondern tasten das Eingangssignal in bestimmten Intervallen Ts= 1/ fs ab und setzen die Spannung in eine digitale Form um.

Analog/Digital
Konverter (ADC)
Feedback ADCs
Slope ADCs
Sigma-Delta ADC
Single Slope ADC
Dual Slope ADC
Analog/Digital
Konverter (ADC)
Flash ADCs
Feedback ADCs
Slope ADCs
Tracking ADC
Successive
Approximation
Sigma-Delta ADC
Single Slope ADC
Dual Slope ADC
Analog/Digital
Konverter (ADC)
Feedback ADCs
Slope ADCs
Sigma-Delta ADC
Single Slope ADC
Dual Slope ADC
Nyquist-Shannon Abtasttheorem

Das Nyquist-Shannonsche Abtasttheorem besagt, dass ein kontinuierliches Signal mit einer Frequenz fmax mit einer Frequenz fs größer als 2·fmax abgetastet werden muss damit man aus dem so erhaltenen zeitdiskreten Signal das Ursprungssignal ohne Informationsverlust wieder rekonstruieren kann.

Enthält das Eingangssignal Frequenzen größer der halben Abtastfrequenz fs, kommt es zu Artefakten (hier: Qualitätseinbußen und Verzerrungen).

Bild 2: Schaltbeispiel eines 4-Bit Flash AD

Bild 2: Schaltbeispiel eines 4-Bit Flash AD

Bild 2: Schaltbeispiel eines 4-Bit Flash AD

Flash ADC

Auf Grund der Anforderungen an das Auflösevermögen eines Radargerätes und die daraus folgenden kurzen Impulse muss der ADC sehr schnell sein. Flash ADCs bestehen aus einer sehr großen Anzahl von Komparatoren mit je einem bestimmten Schwellwert. In einer Prioritätslogik wird derjenige Komparator ermittelt, der den höchsten Schwellwert hat der von dem Eingangssignal übertroffen wurde. Die Ordnungszahl dieses Komparators wird als binäre Zahl codiert und als Digitalwert des Eingangssignales weiterverarbeitet.

Für einen Flash ADC z.B. dem Maxim MAX104 mit einer Datenbreite von 8 Bit werden 255 Komparatoren benötigt. Mit einer Abtastzeit von 1 ns (1 Gsps) ist er extrem schnell aber sehr teuer.

Half-flash ADC

Bild 3: Funktionsschaltbild eines 8-bit Half-flash ADC

Bild 3: Funktionsschaltbild eines 8-bit Half-flash ADC

Bild 3: Funktionsschaltbild eines 8-bit Half-flash ADC

Um den immensen Schaltungsaufwand eines Flash ADCs zu verringern, kann die Umsetzung in zwei Schritte aufgeteilt werden - allerdings auf Kosten der Geschwindigkeit. Diese Schaltung wird Half-flash ADC genannt und benötigt nur 30 Komparatoren für eine Genauigkeit von 8 Bit (anstatt 255 bei einem echten Flash ADC).

Dabei werden erst die oberen 4 Bit in ein digitales Wort umgesetzt. Das Ergebnis wird durch einen Digital/Ananlog- Konverter wieder in eine analoge Spannung zurückgewandelt und durch einen Differenzverstärker von der Eingangsspannung abgezogen. Der Rest wird im zweiten Schritt mit dem sechzehntel der Referenzspannung verglichen und somit werden die unteren 4 Bit umgesetzt.

Tracking ADC

Bild 4: Prinzip eines 4-bit Tracking-ADC

Bild 4: Prinzip eines 4-bit Tracking-ADC

Bild 4: Prinzip eines 4-bit Tracking-ADC

Der Tracking ADC nutzt eine Zählmethode, bei der so lange der kleinste gewünschte Schritt (LSB) gezählt wird, bis die über einen Digital/Analog Wandler erzeugte analoge Spannung größer ist, als das Eingangssignal. Dann schaltet ein Komparator die Zählrichtung um und der Zähler zählt abwärts, bis die analoge Spannung wieder kleiner ist, als das Eingangssignal. Nun wird die Zählrichtung wiederum umgeschaltet. Das Ausgangssignal pendelt also um die zu messende Eingangsspannung.

Bild 5: Zählmethode

Bild 5: Zählmethode

Der Schaltungsaufwand ist sehr gering, allerdings ist die Umsetzungszeit abhängig von der Eingangsspannung, im ungünstigsten Fall muss der Zähler alle Stufen durchlaufen.

Successive Approximation (SAR- ADC)

Bild 7: Prinzipschaltbild eines SAR ADC

Bild 7: Prinzipschaltbild eines SAR ADC

Bild 7: Prinzipschaltbild eines SAR ADC

Wenn es auch sehr viele Schaltungsvarianten gibt, ist das Prinzip dieser A/D-Wandlung sehr einfach. Kern der Logic ist ein Register (SAR: Successive Approximation Register) mit einer Anzahl von n Bits. Zu Beginn der A/D Umsetzung werden alle Bits auf Null gesetzt. Gestartet wird, indem das höchste Bit auf „1“ gesetzt wird. Die Ausgangsspannung des Digital/Analog Konverters VDAC wird also auf die Hälfte der Referenzspannung Vr gesetzt.

Bild 6: Annäherung der Spannung am Beispiel eines 4-bit ADC

Die grüne Linie ist eine Spannung am analogen Eingang der Schaltung. Die rote Linie sind die Schaltschritte des SAR-Registers, welche das digitale Ausgangssignal darstellt und durch den Digital/Analog-Wandler wieder in eine Spannung umgesetzt wurde.

Bild 6: Annäherung der Spannung am Beispiel eines 4-bit ADC

Im Komparator wird nun die Eingangsspannung Vin mit der Spannung des D/A Konverters VDAC verglichen. Ist Vin größer als VDAC, bleibt das Bit gesetzt, ist sie kleiner als VDAC, wird das Bit zurückgesetzt. Jetzt wird das nächstkleinere Bit gesetzt und der Vorgang beginn von Neuem. Die Anzahl der Bits bestimmt die Anzahl der Zyklen und wenn das kleinste Bit untersucht wurde, dann wird das ermittelte Bitmuster als Ausgangssignal bereitgestellt. Das Ausgangsregister speichert diesen Wert für die Zeit des nun startenden neuen Messvorganges.